За межами закону Мура: яке майбутнє напівпровідникової індустрії в епоху ШІ
На саміті OCP APAC у Тайвані (11–12 серпня 2026 року) Subi Kengeri, корпоративний віцепрезидент Applied Materials, виступив із ключовою доповіддю про майбутнє напівпровідникової індустрії в епоху штучного інтелекту. Він назвав ШІ найбільшою точкою перегину для галузі, яка рухається до річного обороту в один трильйон доларів. Однак головний меседж полягав у тому, що традиційне зменшення техпроцесів (node scaling) більше не здатне забезпечити необхідне зростання обчислювальної потужності.
Основні обмеження майбутнього — енергоспоживання, інтерконет, складність пакування та швидкість впровадження нових матеріалів у виробництво. Хоча масштабування, advanced packaging і нові архітектури знизили вартість продуктивності приблизно втричі, споживання електроенергії AI-серверами зросло також утричі. Капітальні витрати сплачуються один раз, а рахунки за електрику та охолодження — постійно. Тому ключовою метрикою стає енергоефективна продуктивність. Мета, озвучена в доповіді, — покращити цей показник у 10 000 разів до 2040 року.
Для досягнення цілі потрібна одночасна інновація в логіці, пам’яті та системній інтеграції. Транзистори Gate-All-Around знижують споживання на ~30% і підвищують продуктивність на 15%. Backside power delivery збільшує щільність на 30% і продуктивність на 10%. High Bandwidth Memory (HBM) кардинально підвищує пропускну здатність, а вертикальні транзистори та 3D DRAM обіцяють подальші покращення. Advanced packaging може дати до 1000 разів вищу щільність I/O і в 10 разів нижчу енергію на біт.
Гетерогенна інтеграція стає новим фронтиром масштабування. Якщо процесор 2000-х мав один кристал і складність пакування на рівні «1», сучасний AI GPU може містити 118 кристалів і мати фактор складності близько 32 000. Майбутні system-in-package рішення перевищать 400 кристалів і фактор 600 000. Вони поєднують logic/memory stacks, інтерпозери (кремнієві чи скляні), bridges, TSV/TGV, вбудовані пасиви, redistribution layers і co-packaged optics.
Особливу роль відіграє hybrid bonding: він дозволяє збільшити кількість з’єднань від 10 000 до майже мільйона на мм² і знизити енергію нижче 0,05 пДж/біт (проти <0,5 пДж/біт у microbumps).
Складність такого рівня неможливо вирішувати послідовно. Потрібна System Technology Co-optimization (STCO) — одночасна оптимізація процесів, підкладок, пакування, теплових, механічних і сигнальних характеристик. EDA-інструменти стають центральним елементом. Для hyperscale-операторів змінюється сама логіка оптимізації: від вартості транзистора до вартості корисної функції. Відкриті інтерфейси (на кшталт UCIe) дозволяють комбінувати чиплети різних виробників.
Отже, лідерство в ШІ залежатиме не стільки від менших транзисторів, скільки від здатності спільно оптимізувати матеріали, пристрої, пакування, охолодження, живлення та архітектуру як єдину систему. Applied Materials пропонує свою STCO-платформу, прототипні носії чиплетів і участь у відкритих екосистемах як інструменти для прискорення інновацій удвічі.
Раніше ми писали, що закон Мура перестав діяти.
